首页> 外文OA文献 >New techniques for improving the performance of the lockstep architecture for SEEs mitigation in FPGA embedded processors

【2h】

New techniques for improving the performance of the lockstep architecture for SEEs mitigation in FPGA embedded processors

机译：改善FPGA嵌入式处理器中SEE缓解的锁步架构性能的新技术

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Abate, Francesco; Sterpone, Luca; Lisboa, C.A.; Carro, L.; Violante, Massimo;
展开▼
作者单位

展开▼
年度 2009
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Survey of Soft Error Mitigation Techniques Applied to LEON3 Soft Processors on SRAM-Based FPGAs [J] . Kasap Server, Wachter Eduardo Weber, Zhai Xiaojun, Quality Control, Transactions . 2020,第期

机译：软误差缓解技术对基于SRAM的FPGA leon3软处理器
2. Accelerate system performance with hybrid multiprocessing & FPGAs: Multiprocessing is becoming a key differentiator for FPGA-based processor architectures [J] . DAN ISAACS, BRUCE KARSTEN, ED TREXEL Embedded Systems Europe . 2007,第86期

机译：借助混合多处理和FPGA来提高系统性能：多处理正成为基于FPGA的处理器架构的关键差异化因素
3. Power mitigation of a heterogeneous multicore architecture on FPGA/ASIC by DFS/DVFS techniques [J] . Sajjad Nouri, Davide Rossi, Jari Nurmi Microprocessors and microsystems . 2018,第NOVa期

机译：通过DFS / DVFS技术降低FPGA / ASIC上异构多核架构的功耗
4. Fast context reloading lockstep approach for SEUs mitigation in a FPGA soft core processor [C] . Gomez-Cornejo Julen, Zuloaga Aitzol, Kretzschmar Uli, Annual Conference of the IEEE Industrial Electronics Society . 2013

机译：快速上下文重载锁步方法，用于减轻FPGA软核处理器中的SEU
5. Parameterized high performance CORDIC processor architectures for FPGAs [D] . Gilbert, Guillaume 2006

机译：FPGA的参数化高性能CORDIC处理器架构
6. The AMeX method. A simplified technique of tissue processing and paraffin embedding with improved preservation of antigens for immunostaining. [O] . Y. Sato, K. Mukai, S. Watanabe, 1986

机译：AMeX方法。一种简化的组织加工和石蜡包埋技术可以更好地保存抗原以进行免疫染色。
7. The realization of signal processing methods and their hardware implementation over multi-carrier modulation using FPGA technology. Validation and implementation of multi-carrier modulation on FPGA, and signal processing of the channel estimation techniques and filter bank architectures for DWT using HDL coding for mobile and wireless applications. [O] . Migdadi Hassan Saleh Okleh 2015

机译：信号处理方法的实现及其使用FPGA技术的多载波调制的硬件实现。在移动和无线应用中使用HDL编码在DWT上验证和实现多载波调制以及DWT的信道估计技术和滤波器组架构的信号处理。

New techniques for improving the performance of the lockstep architecture for SEEs mitigation in FPGA embedded processors

著录项

引文网络

相似文献

相关主题

期刊订阅